STM32L4xx_HAL_Driver  1.14.0
Functions
APB2
STM32L4xx_LL_Driver » BUS » BUS Exported Functions

Functions

__STATIC_INLINE void LL_APB2_GRP1_EnableClock (uint32_t Periphs)
 Enable APB2 peripherals clock. APB2ENR SYSCFGEN LL_APB2_GRP1_EnableClock
APB2ENR FWEN LL_APB2_GRP1_EnableClock
APB2ENR SDMMC1EN LL_APB2_GRP1_EnableClock
APB2ENR TIM1EN LL_APB2_GRP1_EnableClock
APB2ENR SPI1EN LL_APB2_GRP1_EnableClock
APB2ENR TIM8EN LL_APB2_GRP1_EnableClock
APB2ENR USART1EN LL_APB2_GRP1_EnableClock
APB2ENR TIM15EN LL_APB2_GRP1_EnableClock
APB2ENR TIM16EN LL_APB2_GRP1_EnableClock
APB2ENR TIM17EN LL_APB2_GRP1_EnableClock
APB2ENR SAI1EN LL_APB2_GRP1_EnableClock
APB2ENR SAI2EN LL_APB2_GRP1_EnableClock
APB2ENR DFSDM1EN LL_APB2_GRP1_EnableClock
APB2ENR LTDCEN LL_APB2_GRP1_EnableClock
APB2ENR DSIEN LL_APB2_GRP1_EnableClock. More...
 
__STATIC_INLINE uint32_t LL_APB2_GRP1_IsEnabledClock (uint32_t Periphs)
 Check if APB2 peripheral clock is enabled or not APB2ENR SYSCFGEN LL_APB2_GRP1_IsEnabledClock
APB2ENR FWEN LL_APB2_GRP1_IsEnabledClock
APB2ENR SDMMC1EN LL_APB2_GRP1_IsEnabledClock
APB2ENR TIM1EN LL_APB2_GRP1_IsEnabledClock
APB2ENR SPI1EN LL_APB2_GRP1_IsEnabledClock
APB2ENR TIM8EN LL_APB2_GRP1_IsEnabledClock
APB2ENR USART1EN LL_APB2_GRP1_IsEnabledClock
APB2ENR TIM15EN LL_APB2_GRP1_IsEnabledClock
APB2ENR TIM16EN LL_APB2_GRP1_IsEnabledClock
APB2ENR TIM17EN LL_APB2_GRP1_IsEnabledClock
APB2ENR SAI1EN LL_APB2_GRP1_IsEnabledClock
APB2ENR SAI2EN LL_APB2_GRP1_IsEnabledClock
APB2ENR DFSDM1EN LL_APB2_GRP1_IsEnabledClock
APB2ENR LTDCEN LL_APB2_GRP1_IsEnabledClock
APB2ENR DSIEN LL_APB2_GRP1_IsEnabledClock. More...
 
__STATIC_INLINE void LL_APB2_GRP1_DisableClock (uint32_t Periphs)
 Disable APB2 peripherals clock. APB2ENR SYSCFGEN LL_APB2_GRP1_DisableClock
APB2ENR SDMMC1EN LL_APB2_GRP1_DisableClock
APB2ENR TIM1EN LL_APB2_GRP1_DisableClock
APB2ENR SPI1EN LL_APB2_GRP1_DisableClock
APB2ENR TIM8EN LL_APB2_GRP1_DisableClock
APB2ENR USART1EN LL_APB2_GRP1_DisableClock
APB2ENR TIM15EN LL_APB2_GRP1_DisableClock
APB2ENR TIM16EN LL_APB2_GRP1_DisableClock
APB2ENR TIM17EN LL_APB2_GRP1_DisableClock
APB2ENR SAI1EN LL_APB2_GRP1_DisableClock
APB2ENR SAI2EN LL_APB2_GRP1_DisableClock
APB2ENR DFSDM1EN LL_APB2_GRP1_DisableClock
APB2ENR LTDCEN LL_APB2_GRP1_DisableClock
APB2ENR DSIEN LL_APB2_GRP1_DisableClock. More...
 
__STATIC_INLINE void LL_APB2_GRP1_ForceReset (uint32_t Periphs)
 Force APB2 peripherals reset. APB2RSTR SYSCFGRST LL_APB2_GRP1_ForceReset
APB2RSTR SDMMC1RST LL_APB2_GRP1_ForceReset
APB2RSTR TIM1RST LL_APB2_GRP1_ForceReset
APB2RSTR SPI1RST LL_APB2_GRP1_ForceReset
APB2RSTR TIM8RST LL_APB2_GRP1_ForceReset
APB2RSTR USART1RST LL_APB2_GRP1_ForceReset
APB2RSTR TIM15RST LL_APB2_GRP1_ForceReset
APB2RSTR TIM16RST LL_APB2_GRP1_ForceReset
APB2RSTR TIM17RST LL_APB2_GRP1_ForceReset
APB2RSTR SAI1RST LL_APB2_GRP1_ForceReset
APB2RSTR SAI2RST LL_APB2_GRP1_ForceReset
APB2RSTR DFSDM1RST LL_APB2_GRP1_ForceReset
APB2RSTR LTDCRST LL_APB2_GRP1_ForceReset
APB2RSTR DSIRST LL_APB2_GRP1_ForceReset. More...
 
__STATIC_INLINE void LL_APB2_GRP1_ReleaseReset (uint32_t Periphs)
 Release APB2 peripherals reset. APB2RSTR SYSCFGRST LL_APB2_GRP1_ReleaseReset
APB2RSTR SDMMC1RST LL_APB2_GRP1_ReleaseReset
APB2RSTR TIM1RST LL_APB2_GRP1_ReleaseReset
APB2RSTR SPI1RST LL_APB2_GRP1_ReleaseReset
APB2RSTR TIM8RST LL_APB2_GRP1_ReleaseReset
APB2RSTR USART1RST LL_APB2_GRP1_ReleaseReset
APB2RSTR TIM15RST LL_APB2_GRP1_ReleaseReset
APB2RSTR TIM16RST LL_APB2_GRP1_ReleaseReset
APB2RSTR TIM17RST LL_APB2_GRP1_ReleaseReset
APB2RSTR SAI1RST LL_APB2_GRP1_ReleaseReset
APB2RSTR SAI2RST LL_APB2_GRP1_ReleaseReset
APB2RSTR DFSDM1RST LL_APB2_GRP1_ReleaseReset
APB2RSTR LTDCRST LL_APB2_GRP1_ReleaseReset
APB2RSTR DSIRST LL_APB2_GRP1_ReleaseReset. More...
 
__STATIC_INLINE void LL_APB2_GRP1_EnableClockStopSleep (uint32_t Periphs)
 Enable APB2 peripheral clocks in Sleep and Stop modes APB2SMENR SYSCFGSMEN LL_APB2_GRP1_EnableClockStopSleep
APB2SMENR SDMMC1SMEN LL_APB2_GRP1_EnableClockStopSleep
APB2SMENR TIM1SMEN LL_APB2_GRP1_EnableClockStopSleep
APB2SMENR SPI1SMEN LL_APB2_GRP1_EnableClockStopSleep
APB2SMENR TIM8SMEN LL_APB2_GRP1_EnableClockStopSleep
APB2SMENR USART1SMEN LL_APB2_GRP1_EnableClockStopSleep
APB2SMENR TIM15SMEN LL_APB2_GRP1_EnableClockStopSleep
APB2SMENR TIM16SMEN LL_APB2_GRP1_EnableClockStopSleep
APB2SMENR TIM17SMEN LL_APB2_GRP1_EnableClockStopSleep
APB2SMENR SAI1SMEN LL_APB2_GRP1_EnableClockStopSleep
APB2SMENR SAI2SMEN LL_APB2_GRP1_EnableClockStopSleep
APB2SMENR DFSDM1SMEN LL_APB2_GRP1_EnableClockStopSleep
APB2SMENR LTDCSMEN LL_APB2_GRP1_EnableClockStopSleep
APB2SMENR DSISMEN LL_APB2_GRP1_EnableClockStopSleep. More...
 
__STATIC_INLINE void LL_APB2_GRP1_DisableClockStopSleep (uint32_t Periphs)
 Disable APB2 peripheral clocks in Sleep and Stop modes APB2SMENR SYSCFGSMEN LL_APB2_GRP1_DisableClockStopSleep
APB2SMENR SDMMC1SMEN LL_APB2_GRP1_DisableClockStopSleep
APB2SMENR TIM1SMEN LL_APB2_GRP1_DisableClockStopSleep
APB2SMENR SPI1SMEN LL_APB2_GRP1_DisableClockStopSleep
APB2SMENR TIM8SMEN LL_APB2_GRP1_DisableClockStopSleep
APB2SMENR USART1SMEN LL_APB2_GRP1_DisableClockStopSleep
APB2SMENR TIM15SMEN LL_APB2_GRP1_DisableClockStopSleep
APB2SMENR TIM16SMEN LL_APB2_GRP1_DisableClockStopSleep
APB2SMENR TIM17SMEN LL_APB2_GRP1_DisableClockStopSleep
APB2SMENR SAI1SMEN LL_APB2_GRP1_DisableClockStopSleep
APB2SMENR SAI2SMEN LL_APB2_GRP1_DisableClockStopSleep
APB2SMENR DFSDM1SMEN LL_APB2_GRP1_DisableClockStopSleep
APB2SMENR LTDCSMEN LL_APB2_GRP1_DisableClockStopSleep
APB2SMENR DSISMEN LL_APB2_GRP1_DisableClockStopSleep. More...
 

Detailed Description

Function Documentation

◆ LL_APB2_GRP1_DisableClock()

__STATIC_INLINE void LL_APB2_GRP1_DisableClock ( uint32_t  Periphs)

Disable APB2 peripherals clock. APB2ENR SYSCFGEN LL_APB2_GRP1_DisableClock
APB2ENR SDMMC1EN LL_APB2_GRP1_DisableClock
APB2ENR TIM1EN LL_APB2_GRP1_DisableClock
APB2ENR SPI1EN LL_APB2_GRP1_DisableClock
APB2ENR TIM8EN LL_APB2_GRP1_DisableClock
APB2ENR USART1EN LL_APB2_GRP1_DisableClock
APB2ENR TIM15EN LL_APB2_GRP1_DisableClock
APB2ENR TIM16EN LL_APB2_GRP1_DisableClock
APB2ENR TIM17EN LL_APB2_GRP1_DisableClock
APB2ENR SAI1EN LL_APB2_GRP1_DisableClock
APB2ENR SAI2EN LL_APB2_GRP1_DisableClock
APB2ENR DFSDM1EN LL_APB2_GRP1_DisableClock
APB2ENR LTDCEN LL_APB2_GRP1_DisableClock
APB2ENR DSIEN LL_APB2_GRP1_DisableClock.

Parameters
PeriphsThis parameter can be a combination of the following values:
  • LL_APB2_GRP1_PERIPH_SYSCFG
  • LL_APB2_GRP1_PERIPH_SDMMC1 (*)
  • LL_APB2_GRP1_PERIPH_TIM1
  • LL_APB2_GRP1_PERIPH_SPI1
  • LL_APB2_GRP1_PERIPH_TIM8 (*)
  • LL_APB2_GRP1_PERIPH_USART1
  • LL_APB2_GRP1_PERIPH_TIM15
  • LL_APB2_GRP1_PERIPH_TIM16
  • LL_APB2_GRP1_PERIPH_TIM17 (*)
  • LL_APB2_GRP1_PERIPH_SAI1
  • LL_APB2_GRP1_PERIPH_SAI2 (*)
  • LL_APB2_GRP1_PERIPH_DFSDM1 (*)
  • LL_APB2_GRP1_PERIPH_LTDC (*)
  • LL_APB2_GRP1_PERIPH_DSI (*)
(*) value not defined in all devices.
Return values
None

Definition at line 1758 of file stm32l4xx_ll_bus.h.

1759 {
1760  CLEAR_BIT(RCC->APB2ENR, Periphs);
1761 }
CLEAR_BIT
CLEAR_BIT(hrtc->Instance->CR, RTC_CR_WUTE)

◆ LL_APB2_GRP1_DisableClockStopSleep()

__STATIC_INLINE void LL_APB2_GRP1_DisableClockStopSleep ( uint32_t  Periphs)

Disable APB2 peripheral clocks in Sleep and Stop modes APB2SMENR SYSCFGSMEN LL_APB2_GRP1_DisableClockStopSleep
APB2SMENR SDMMC1SMEN LL_APB2_GRP1_DisableClockStopSleep
APB2SMENR TIM1SMEN LL_APB2_GRP1_DisableClockStopSleep
APB2SMENR SPI1SMEN LL_APB2_GRP1_DisableClockStopSleep
APB2SMENR TIM8SMEN LL_APB2_GRP1_DisableClockStopSleep
APB2SMENR USART1SMEN LL_APB2_GRP1_DisableClockStopSleep
APB2SMENR TIM15SMEN LL_APB2_GRP1_DisableClockStopSleep
APB2SMENR TIM16SMEN LL_APB2_GRP1_DisableClockStopSleep
APB2SMENR TIM17SMEN LL_APB2_GRP1_DisableClockStopSleep
APB2SMENR SAI1SMEN LL_APB2_GRP1_DisableClockStopSleep
APB2SMENR SAI2SMEN LL_APB2_GRP1_DisableClockStopSleep
APB2SMENR DFSDM1SMEN LL_APB2_GRP1_DisableClockStopSleep
APB2SMENR LTDCSMEN LL_APB2_GRP1_DisableClockStopSleep
APB2SMENR DSISMEN LL_APB2_GRP1_DisableClockStopSleep.

Parameters
PeriphsThis parameter can be a combination of the following values:
  • LL_APB2_GRP1_PERIPH_SYSCFG
  • LL_APB2_GRP1_PERIPH_SDMMC1 (*)
  • LL_APB2_GRP1_PERIPH_TIM1
  • LL_APB2_GRP1_PERIPH_SPI1
  • LL_APB2_GRP1_PERIPH_TIM8 (*)
  • LL_APB2_GRP1_PERIPH_USART1
  • LL_APB2_GRP1_PERIPH_TIM15
  • LL_APB2_GRP1_PERIPH_TIM16
  • LL_APB2_GRP1_PERIPH_TIM17 (*)
  • LL_APB2_GRP1_PERIPH_SAI1
  • LL_APB2_GRP1_PERIPH_SAI2 (*)
  • LL_APB2_GRP1_PERIPH_DFSDM1 (*)
  • LL_APB2_GRP1_PERIPH_LTDC (*)
  • LL_APB2_GRP1_PERIPH_DSI (*)
(*) value not defined in all devices.
Return values
None

Definition at line 1924 of file stm32l4xx_ll_bus.h.

1925 {
1926  CLEAR_BIT(RCC->APB2SMENR, Periphs);
1927 }
CLEAR_BIT
CLEAR_BIT(hrtc->Instance->CR, RTC_CR_WUTE)

◆ LL_APB2_GRP1_EnableClock()

__STATIC_INLINE void LL_APB2_GRP1_EnableClock ( uint32_t  Periphs)

Enable APB2 peripherals clock. APB2ENR SYSCFGEN LL_APB2_GRP1_EnableClock
APB2ENR FWEN LL_APB2_GRP1_EnableClock
APB2ENR SDMMC1EN LL_APB2_GRP1_EnableClock
APB2ENR TIM1EN LL_APB2_GRP1_EnableClock
APB2ENR SPI1EN LL_APB2_GRP1_EnableClock
APB2ENR TIM8EN LL_APB2_GRP1_EnableClock
APB2ENR USART1EN LL_APB2_GRP1_EnableClock
APB2ENR TIM15EN LL_APB2_GRP1_EnableClock
APB2ENR TIM16EN LL_APB2_GRP1_EnableClock
APB2ENR TIM17EN LL_APB2_GRP1_EnableClock
APB2ENR SAI1EN LL_APB2_GRP1_EnableClock
APB2ENR SAI2EN LL_APB2_GRP1_EnableClock
APB2ENR DFSDM1EN LL_APB2_GRP1_EnableClock
APB2ENR LTDCEN LL_APB2_GRP1_EnableClock
APB2ENR DSIEN LL_APB2_GRP1_EnableClock.

Parameters
PeriphsThis parameter can be a combination of the following values:
  • LL_APB2_GRP1_PERIPH_SYSCFG
  • LL_APB2_GRP1_PERIPH_FW
  • LL_APB2_GRP1_PERIPH_SDMMC1 (*)
  • LL_APB2_GRP1_PERIPH_TIM1
  • LL_APB2_GRP1_PERIPH_SPI1
  • LL_APB2_GRP1_PERIPH_TIM8 (*)
  • LL_APB2_GRP1_PERIPH_USART1
  • LL_APB2_GRP1_PERIPH_TIM15
  • LL_APB2_GRP1_PERIPH_TIM16
  • LL_APB2_GRP1_PERIPH_TIM17 (*)
  • LL_APB2_GRP1_PERIPH_SAI1
  • LL_APB2_GRP1_PERIPH_SAI2 (*)
  • LL_APB2_GRP1_PERIPH_DFSDM1 (*)
  • LL_APB2_GRP1_PERIPH_LTDC (*)
  • LL_APB2_GRP1_PERIPH_DSI (*)
(*) value not defined in all devices.
Return values
None

Definition at line 1672 of file stm32l4xx_ll_bus.h.

1673 {
1674  __IO uint32_t tmpreg;
1675  SET_BIT(RCC->APB2ENR, Periphs);
1676  /* Delay after an RCC peripheral clock enabling */
1677  tmpreg = READ_BIT(RCC->APB2ENR, Periphs);
1678  (void)tmpreg;
1679 }

◆ LL_APB2_GRP1_EnableClockStopSleep()

__STATIC_INLINE void LL_APB2_GRP1_EnableClockStopSleep ( uint32_t  Periphs)

Enable APB2 peripheral clocks in Sleep and Stop modes APB2SMENR SYSCFGSMEN LL_APB2_GRP1_EnableClockStopSleep
APB2SMENR SDMMC1SMEN LL_APB2_GRP1_EnableClockStopSleep
APB2SMENR TIM1SMEN LL_APB2_GRP1_EnableClockStopSleep
APB2SMENR SPI1SMEN LL_APB2_GRP1_EnableClockStopSleep
APB2SMENR TIM8SMEN LL_APB2_GRP1_EnableClockStopSleep
APB2SMENR USART1SMEN LL_APB2_GRP1_EnableClockStopSleep
APB2SMENR TIM15SMEN LL_APB2_GRP1_EnableClockStopSleep
APB2SMENR TIM16SMEN LL_APB2_GRP1_EnableClockStopSleep
APB2SMENR TIM17SMEN LL_APB2_GRP1_EnableClockStopSleep
APB2SMENR SAI1SMEN LL_APB2_GRP1_EnableClockStopSleep
APB2SMENR SAI2SMEN LL_APB2_GRP1_EnableClockStopSleep
APB2SMENR DFSDM1SMEN LL_APB2_GRP1_EnableClockStopSleep
APB2SMENR LTDCSMEN LL_APB2_GRP1_EnableClockStopSleep
APB2SMENR DSISMEN LL_APB2_GRP1_EnableClockStopSleep.

Parameters
PeriphsThis parameter can be a combination of the following values:
  • LL_APB2_GRP1_PERIPH_SYSCFG
  • LL_APB2_GRP1_PERIPH_SDMMC1 (*)
  • LL_APB2_GRP1_PERIPH_TIM1
  • LL_APB2_GRP1_PERIPH_SPI1
  • LL_APB2_GRP1_PERIPH_TIM8 (*)
  • LL_APB2_GRP1_PERIPH_USART1
  • LL_APB2_GRP1_PERIPH_TIM15
  • LL_APB2_GRP1_PERIPH_TIM16
  • LL_APB2_GRP1_PERIPH_TIM17 (*)
  • LL_APB2_GRP1_PERIPH_SAI1
  • LL_APB2_GRP1_PERIPH_SAI2 (*)
  • LL_APB2_GRP1_PERIPH_DFSDM1 (*)
  • LL_APB2_GRP1_PERIPH_LTDC (*)
  • LL_APB2_GRP1_PERIPH_DSI (*)
(*) value not defined in all devices.
Return values
None

Definition at line 1880 of file stm32l4xx_ll_bus.h.

1881 {
1882  __IO uint32_t tmpreg;
1883  SET_BIT(RCC->APB2SMENR, Periphs);
1884  /* Delay after an RCC peripheral clock enabling */
1885  tmpreg = READ_BIT(RCC->APB2SMENR, Periphs);
1886  (void)tmpreg;
1887 }

◆ LL_APB2_GRP1_ForceReset()

__STATIC_INLINE void LL_APB2_GRP1_ForceReset ( uint32_t  Periphs)

Force APB2 peripherals reset. APB2RSTR SYSCFGRST LL_APB2_GRP1_ForceReset
APB2RSTR SDMMC1RST LL_APB2_GRP1_ForceReset
APB2RSTR TIM1RST LL_APB2_GRP1_ForceReset
APB2RSTR SPI1RST LL_APB2_GRP1_ForceReset
APB2RSTR TIM8RST LL_APB2_GRP1_ForceReset
APB2RSTR USART1RST LL_APB2_GRP1_ForceReset
APB2RSTR TIM15RST LL_APB2_GRP1_ForceReset
APB2RSTR TIM16RST LL_APB2_GRP1_ForceReset
APB2RSTR TIM17RST LL_APB2_GRP1_ForceReset
APB2RSTR SAI1RST LL_APB2_GRP1_ForceReset
APB2RSTR SAI2RST LL_APB2_GRP1_ForceReset
APB2RSTR DFSDM1RST LL_APB2_GRP1_ForceReset
APB2RSTR LTDCRST LL_APB2_GRP1_ForceReset
APB2RSTR DSIRST LL_APB2_GRP1_ForceReset.

Parameters
PeriphsThis parameter can be a combination of the following values:
  • LL_APB2_GRP1_PERIPH_ALL
  • LL_APB2_GRP1_PERIPH_SYSCFG
  • LL_APB2_GRP1_PERIPH_SDMMC1 (*)
  • LL_APB2_GRP1_PERIPH_TIM1
  • LL_APB2_GRP1_PERIPH_SPI1
  • LL_APB2_GRP1_PERIPH_TIM8 (*)
  • LL_APB2_GRP1_PERIPH_USART1
  • LL_APB2_GRP1_PERIPH_TIM15
  • LL_APB2_GRP1_PERIPH_TIM16
  • LL_APB2_GRP1_PERIPH_TIM17 (*)
  • LL_APB2_GRP1_PERIPH_SAI1
  • LL_APB2_GRP1_PERIPH_SAI2 (*)
  • LL_APB2_GRP1_PERIPH_DFSDM1 (*)
  • LL_APB2_GRP1_PERIPH_LTDC (*)
  • LL_APB2_GRP1_PERIPH_DSI (*)
(*) value not defined in all devices.
Return values
None

Definition at line 1799 of file stm32l4xx_ll_bus.h.

1800 {
1801  SET_BIT(RCC->APB2RSTR, Periphs);
1802 }

◆ LL_APB2_GRP1_IsEnabledClock()

__STATIC_INLINE uint32_t LL_APB2_GRP1_IsEnabledClock ( uint32_t  Periphs)

Check if APB2 peripheral clock is enabled or not APB2ENR SYSCFGEN LL_APB2_GRP1_IsEnabledClock
APB2ENR FWEN LL_APB2_GRP1_IsEnabledClock
APB2ENR SDMMC1EN LL_APB2_GRP1_IsEnabledClock
APB2ENR TIM1EN LL_APB2_GRP1_IsEnabledClock
APB2ENR SPI1EN LL_APB2_GRP1_IsEnabledClock
APB2ENR TIM8EN LL_APB2_GRP1_IsEnabledClock
APB2ENR USART1EN LL_APB2_GRP1_IsEnabledClock
APB2ENR TIM15EN LL_APB2_GRP1_IsEnabledClock
APB2ENR TIM16EN LL_APB2_GRP1_IsEnabledClock
APB2ENR TIM17EN LL_APB2_GRP1_IsEnabledClock
APB2ENR SAI1EN LL_APB2_GRP1_IsEnabledClock
APB2ENR SAI2EN LL_APB2_GRP1_IsEnabledClock
APB2ENR DFSDM1EN LL_APB2_GRP1_IsEnabledClock
APB2ENR LTDCEN LL_APB2_GRP1_IsEnabledClock
APB2ENR DSIEN LL_APB2_GRP1_IsEnabledClock.

Parameters
PeriphsThis parameter can be a combination of the following values:
  • LL_APB2_GRP1_PERIPH_SYSCFG
  • LL_APB2_GRP1_PERIPH_FW
  • LL_APB2_GRP1_PERIPH_SDMMC1 (*)
  • LL_APB2_GRP1_PERIPH_TIM1
  • LL_APB2_GRP1_PERIPH_SPI1
  • LL_APB2_GRP1_PERIPH_TIM8 (*)
  • LL_APB2_GRP1_PERIPH_USART1
  • LL_APB2_GRP1_PERIPH_TIM15
  • LL_APB2_GRP1_PERIPH_TIM16
  • LL_APB2_GRP1_PERIPH_TIM17 (*)
  • LL_APB2_GRP1_PERIPH_SAI1
  • LL_APB2_GRP1_PERIPH_SAI2 (*)
  • LL_APB2_GRP1_PERIPH_DFSDM1 (*)
  • LL_APB2_GRP1_PERIPH_LTDC (*)
  • LL_APB2_GRP1_PERIPH_DSI (*)
(*) value not defined in all devices.
Return values
Stateof Periphs (1 or 0).

Definition at line 1718 of file stm32l4xx_ll_bus.h.

1719 {
1720  return ((READ_BIT(RCC->APB2ENR, Periphs) == Periphs) ? 1UL : 0UL);
1721 }

◆ LL_APB2_GRP1_ReleaseReset()

__STATIC_INLINE void LL_APB2_GRP1_ReleaseReset ( uint32_t  Periphs)

Release APB2 peripherals reset. APB2RSTR SYSCFGRST LL_APB2_GRP1_ReleaseReset
APB2RSTR SDMMC1RST LL_APB2_GRP1_ReleaseReset
APB2RSTR TIM1RST LL_APB2_GRP1_ReleaseReset
APB2RSTR SPI1RST LL_APB2_GRP1_ReleaseReset
APB2RSTR TIM8RST LL_APB2_GRP1_ReleaseReset
APB2RSTR USART1RST LL_APB2_GRP1_ReleaseReset
APB2RSTR TIM15RST LL_APB2_GRP1_ReleaseReset
APB2RSTR TIM16RST LL_APB2_GRP1_ReleaseReset
APB2RSTR TIM17RST LL_APB2_GRP1_ReleaseReset
APB2RSTR SAI1RST LL_APB2_GRP1_ReleaseReset
APB2RSTR SAI2RST LL_APB2_GRP1_ReleaseReset
APB2RSTR DFSDM1RST LL_APB2_GRP1_ReleaseReset
APB2RSTR LTDCRST LL_APB2_GRP1_ReleaseReset
APB2RSTR DSIRST LL_APB2_GRP1_ReleaseReset.

Parameters
PeriphsThis parameter can be a combination of the following values:
  • LL_APB2_GRP1_PERIPH_ALL
  • LL_APB2_GRP1_PERIPH_SYSCFG
  • LL_APB2_GRP1_PERIPH_SDMMC1 (*)
  • LL_APB2_GRP1_PERIPH_TIM1
  • LL_APB2_GRP1_PERIPH_SPI1
  • LL_APB2_GRP1_PERIPH_TIM8 (*)
  • LL_APB2_GRP1_PERIPH_USART1
  • LL_APB2_GRP1_PERIPH_TIM15
  • LL_APB2_GRP1_PERIPH_TIM16
  • LL_APB2_GRP1_PERIPH_TIM17 (*)
  • LL_APB2_GRP1_PERIPH_SAI1
  • LL_APB2_GRP1_PERIPH_SAI2 (*)
  • LL_APB2_GRP1_PERIPH_DFSDM1 (*)
  • LL_APB2_GRP1_PERIPH_LTDC (*)
  • LL_APB2_GRP1_PERIPH_DSI (*)
(*) value not defined in all devices.
Return values
None

Definition at line 1840 of file stm32l4xx_ll_bus.h.

1841 {
1842  CLEAR_BIT(RCC->APB2RSTR, Periphs);
1843 }
CLEAR_BIT
CLEAR_BIT(hrtc->Instance->CR, RTC_CR_WUTE)